Líneas de Investigación
Fiabilidad de dispositivos digitales
Esta línea de investigación se puede dividir en cuatro sublíneas:
- Técnicas de endurecimiento de memorias comerciales y FPGAs frente a errores inducidos por radiación, que consiste en la realización de experimentos de radiado sobre distintos tipos de memorias y FPGA para estudiar el efecto de los mismos y proponer técnicas de endurecimiento.
- Fiabilidad en procesadores, que consiste en el análisis y caracterización de la fiabilidad en procesadores, proponiendo técnicas de protección ad-hoc y mejoras en el repertorio de instrucciones.
- Fiabilidad en memorias, que consiste en el diseño e implementación de códigos de corrección de error avanzados para mejorar la fiabilidad en memorias.
- Fiabilidad en circuitos de comunicación que consisten en el estudio de circuitos de comunicaciones típicos en aplicaciones espaciales y mejora de su tolerancia a fallos mediante técnicas de protección específicas.
Sistemas de corrección de errores para procesadores cuánticos NISQ y de larga escala
Esta línea de investigación tiene las siguientes sublíneas:
- Diseño de decodificadores iterativos para códigos cuánticos.
- Desarrollo e implementación de soluciones escalables basadas en redes neuronales para la decodificación de códigos cuánticos.
- Creación de prototipos de hardware de decodificadores QEC, para validar y evaluar las posibles implicaciones en dispositivos reales en términos de tiempo, potencia y temperatura.
Aceleración de algoritmos de análisis de imágenes hiperespectrales mediante hardware reconfigurable
Las imágenes hiperespectrales se caracterizan por una alta dimensionalidad lo que provoca que los algoritmos de análisis de este tipo de datos tengan un alto coste computacional. Dicho análisis abarca temáticas tan diversas como el análisis de mezcla espectral, detección de objetivos, detección de anomalías, clasificación, compresión, reducción dimensional, etc. Nuestra propuesta es realizar computación de altas prestaciones de este tipo de algoritmos mediante el uso de FPGAs. Algunos de los algoritmos implementados son:
- Implementación en FPGA de los algoritmos de reducción dimensional PCA, con requisitos de tiempo real y Minimum Noise Fraction (MNF) .
- Implementación en FPGA de los algoritmos de compresión de imágenes hiperespectrales CCSDS 123, JPEG2000 y LCPCL.
- Implementación en FPGA de un algoritmo de estimación del número de componentes puros que componen una imagen hiperespectral.
- Implementación en FPGA de un algoritmo de estimación del ruido presente en una imagen hiperespectral